ASIC晉升AI基建核心，台廠發光 聯發科、巨有 咖位提升

　AI算力競賽全面升溫，雲端大廠加速自研晶片，ASIC已從配角躍升為AI基建核心。在晶片迭代週期明顯縮短、先進製程與封裝門檻快速墊高之際，台系ASIC設計廠迎來關鍵卡位期。繼創意、世芯搶進國際CSP供應鏈後，聯發科近期再獲外資點名，今年AI ASIC貢獻將顯著放大，正式由AI配角晉升為關鍵戰力。此外，巨有科技亦成功跨越成熟製程天花板，接案動能加速轉向6奈米以下，並啟動5奈米專案，台系ASIC供應鏈整體能見度同步升溫。

　ASIC業者透露，AI晶片迭代加速，現在的加速器實作極其複雜，加上先進製程挑戰，不再是單一供應商能包辦所有解決方案；受惠台積電在先進製程領域發展，台灣ASIC業者也有獨到優勢，包括用相同語言解決複雜的技術問題，抑或是相似的企業文化。

　聯發科除既有行動平台與通訊晶片外，ASIC業務已躍升為中長期成長主軸。外資表示，隨Google TPU等專案推進，聯發科將自2026年起明顯放大AI營收貢獻，並於2027年進入高速成長期，正式由AI配角轉為重要角色。聯發科憑藉在高速I／O、系統整合與先進封裝協同設計的深厚基礎，已逐步建立與國際大客戶長期合作的黏著度，有利於後續高階ASIC專案延續。

　除大型IC設計公司外，中小型ASIC設計服務商亦同步受惠產業結構升級。巨有科技跨入先進製程成果也逐步顯現，巨有2025年全年合併營收達13.5億元，年增高達98％，創歷史新高。巨有過往營收來源以微米與40奈米以上製程為主，截至2025年第三季，6至28奈米先進製程營收比重已提升至62％，產品結構已出現質變。

　在接案動能方面，巨有2025年design-win案件數突破200件，較2024年大幅成長，反映AI與HPC市場對客製化ASIC需求快速升溫。供應鏈透露，巨有去年完成之首件6奈米專案tape-out（流片），將於今年下半年開始貢獻量產（MP）營收；此外，亦於2025年底與客戶啟動5奈米專案，今年有望完成tape-out，鎖定雲端伺服器高速傳輸、營運規模持續疊加。