台灣光罩 擴大布局14吋光罩產線

　AI訓練與推理需求快速攀升，帶動高效能運算（HPC）晶片朝「多晶粒、高頻寬」方向演進，先進封裝重要性放大；其中，作為2.5D封裝核心結構的矽中介層（Interposer），成為支撐AI算力躍升的關鍵技術之一。矽中介層從輔助角色，躍升為先進封裝價值鏈的核心環節，台灣光罩（2338）宣布加大布局14吋光罩，可望在先進封裝與異質整合領域率先找到應用場景。

　台灣光罩董事會近期通過，斥資4.35億元資本支出，作為擴充14吋光罩（Photomask）生產線產能，預計2026年上半年開始安裝，因應未來產業技術發展需求。

　半導體業者分析，無論是矽中介層光罩拼接，或RDL多層金屬重布，皆需仰賴更大尺寸、更高精度的光罩支撐，14吋光罩有助降低拼接誤差，也可提升單次曝光的有效面積，對高階封裝良率與產能具實質助益。

　以台積電CoWoS為例，矽中介層負責承載GPU或ASIC與多顆HBM之間的高密度互連，其線寬、尺寸與良率，直接影響整體封裝效能與成本。

　隨著AI模型規模快速放大，單顆封裝需容納的HBM顆數持續增加，促使矽中介層面積不斷放大，突破單一光罩尺寸限制，成先進封裝世代演進的主軸。

　設備業者透露，早期CoWoS-S中介層面積775平方毫米，接近傳統單一光罩極限。隨高效能晶片需求激增，台積電透過光罩拼接技術（mask stitching），陸續擴展至3.3x光罩尺寸（Reticle size）。

　惟法人認為，光罩多由晶圓代工業者設計與掌握，台灣光罩目前主力著墨成熟製程，從90奈米逐步擴展至55奈米與40奈米；跨入先進封裝的確可能取得部分晶圓代工廠或OSAT業者外包需求，然對台灣光罩實際貢獻仍有待觀察。

　台灣光罩指出，明年台灣及東南亞需求成長，持續加大資本支出，預計將擴大上看至20億元，往28／40奈米等更先進製程邁進。轉投資部分持續重整、分拆或整合策略，使光罩營運能夠更加聚焦。