DDR6將臨 三大廠加速布局

　在生成式AI、高效能運算（HPC）與資料中心對記憶體頻寬與效率需求快速提升的推動下，新一代記憶體標準DDR6正式浮上檯面，並朝量產導入邁進。

　根據產業界預估，DDR6將於2027年進入大規模導入期。

　三星、美光與SK海力士等全球三大DRAM原廠，已率先啟動開發計畫，聚焦於DDR6 晶片、控制器與封裝模組的技術驗證與產品布局。

　根據國際標準組織JEDEC（固態技術協會）的推進時程，DDR6主規範已於2024年底完成草案，LPDDR6草案也於2025年第二季對外發布，預計2026年將進入平台測試與驗證階段。

　業者分析，DDR6在效能與架構方面，皆實現重大突破。起始傳輸速率達8,800MT／s，產品生命周期內最高上看17,600 MT／s，整體效能較DDR5提升約2至3倍。

　在架構方面，DDR6採用4×24-bit子通道設計，相較DDR5的2×32-bit架構，在平行處理效率、資料流通與頻寬使用上更具優勢，但同時對模組I／O設計與訊號完整性提出更高要求。

　傳統288-pin DIMM插槽在DDR5 6400MT／s應用時，已出現訊號反射、串擾與阻抗不連續等物理瓶頸，難以支援更高速與高通道數的DDR6 架構。

　為因應此一挑戰，由戴爾（Dell）首創、並經JEDEC推動標準化的CAMM2（Compression Attached Memory Module 2）架構，現已逐漸成為主流解決方案。

　業者指出，CAMM2結合高頻寬、高密度、低阻抗與薄型化設計，成功解決傳統插槽限制，目前已有多家模組與主機板設計廠商投入樣品測試與應用開發。

　在技術開發方面，三大DRAM原廠已完成DDR6原型晶片設計，並與控制器廠商及平台業者（如Intel、AMD）展開接口協同測試。平台端方面，下一世代CPU預計自2026年起陸續支援DDR6，應用涵蓋AI伺服器、HPC系統與高階筆電等領域。

　隨著DDR6標準日益明朗，這波記憶體技術升級將不僅是速度的提升，更代表整體系統架構的重塑與世代交替。

　業者指出，全球產業鏈已積極投入模組設計、封裝工藝與連接器技術創新，搶攻下一波高效能運算市場的戰略制高點。