英特爾新增Chiplet、價值鏈聯盟 晶圓代工進入團體賽

　當摩爾定律逼近物理極限，晶片製造漸將主戰場轉往「後段製程」。英特爾宣布，在既有生態系上，加入Chiplet（小晶片）及價值鏈（Value Chain）聯盟，將與競爭對手3D Fabric相互抗衡。業界分析，隨著線寬線距越來愈小的趨勢下，未來Hybrid bonding（混合鍵合）來取代現有Micro bump（微凸塊），先進封裝越需要晶圓級製程，需求往晶圓廠/IDM靠攏。

　英特爾宣布擴大晶圓代工生態系，Chiplet聯盟成為焦點。半導體業者以競爭對手架構進行推演，未來可能陸續加入國際知名OSAT（封測）、測試、載板、記憶體等公司；台廠如智原、欣興、日月光（矽品），有望入局。

　相關業者指出，傳統錫球接點已無法承受上萬I/O數的傳輸需求，如同以細吸管喝珍奶；其中，隨著HBM堆疊層數突破12層，3D封裝的微凸塊（Micro Bump）密度飆升，接點斷裂風險成為良率殺手。據悉，英特爾混合鍵合技術，能將晶片接合間距縮小至 1μm（微米）甚至更低。

　半導體業者透露，因物理極限，如短通道效應、漏電流增加、功耗上升等挑戰，先進封裝成延續晶片效能、整合度提升關鍵策略；並會由更多業者加入，因此以聯盟方式最有效率解決問題。而混合鍵合結合不同製程、功能與尺寸晶片，能使晶片設計彈性高，未來會將大型 SoC分拆為小晶片模組 （Chiplets），藉以改善良率與成本。

　先進封裝製程改變，晶圓乘載、清洗流程將大幅增加，對台廠來說有利於包括家登、弘塑、辛耘、世禾等業者；另外，也要確認晶圓上的IC為已知好晶粒（known-good-dies）後，才會進入測試環節，不管是CP（Chip Probe）及FT（Final Test）的測試時間都會增加，台廠對應業者如汎銓、紘康。

　隨著英特爾擴大晶圓代工生態系布局，並搭配台廠設備業者積極準備打國際盃，半導體業界認為是台廠的機會，有望憑藉彈性優勢，搶攻海外大廠市場。