台積OIP 推3D IC設計新標準

　台積電OIP（開放創新平台）於美西當地時間25日展開，除表揚包括力旺、M31在內之業者外，更計畫推出3Dblox新標準，進一步加速3D IC生態系統創新，並提高EDA工具的通用性。台積電設計建構管理處負責人Dan Kochpatcharin表示，將與OIP合作夥伴一同突破3D IC架構中的物理挑戰，幫助共同客戶利用最新的TSMC 3DFabric技術實現最佳化的設計。

　台積電OIP生態系統論壇今年由北美站起跑，與設計合作夥伴及客戶共同探討如何通過更深層次的合作，推動AI晶片設計的創新。Dan Kochpatcharin強調，「我們正在迎來一個AI驅動的時代，對高效能AI晶片的需求在數據中心等領域不斷攀升。台積的技術創新正在為人工智慧解鎖巨大潛力。」

　利用AI和機器學習技術，顯著提高3D IC設計的生產力，並優化設計的功耗、性能和面積（PPA），以及設計結果的品質（QoR）。透過與OIP夥伴的緊密合作，台積電正在解決3D IC架構物理現象的挑戰，並利用最新的台積電3DFabric技術推動創新。

　台積電作為3Dblox委員會核心成員，積極推動3Dblox標準的發展。台積電透露，計劃將該標準通過IEEE公開發布，使更多的合作夥伴、客戶和晶圓廠更容易使用3Dblox，推動AI技術的發展。

　AWS、博通（Broadcom）及Socionext等公司均對台積電的技術創新表示讚賞。其中，博通更於本月推出業界首款基於台積電5奈米製程的Face-to-Face 3D SoIC裝置，採用3D堆疊和CoWoS-R封裝技術，整合9個晶片和六個HBM堆疊，為2025年即將進行的3D SoIC量產奠定基礎。

　台積電矽智財合作夥伴力旺之NeoFuse OTP在台積電N7與N6成功量產、並贏得N5、N5A、N4P節點的設計案；M31更宣布ONFi5.1 I／O IP在台積電5奈米製程平台上成功完成矽驗證，並向3奈米持續發展。

　透過與OIP夥伴緊密合作，台積電積極推動3D IC設計的創新，致力於為全球市場提供最先進的AI晶片解決方案；隨著技術的不斷演進，台積電繼續引領半導體產業的發展，為未來AI應用提供無限可能。