追趕台積電 三星2奈米導入晶背供電

　隨著全球晶圓代工廠先進製程競賽白熱化，三星電子計劃採用最新「背面電軌」（BSPDN）晶片製造技術，可將2奈米晶片的尺寸比傳統前端配電網絡（PDN）技術縮小17％。三星預計在2027年量產2奈米晶片時採用BSPDN技術，意欲追趕台積電。

　三星26日股價開高走低，終場下挫2.1％，報76,100韓元，並拖累大盤Kospi指數收低0.1％。

　根據《韓國經濟日報》報導，三星代工製程設計套件（PDK）開發團隊副總裁李成宰（Lee Sungjae；音譯）日前指出，BSPDN又稱「晶背供電」技術，與傳統前端配電網絡技術相比，除了可讓晶片尺寸縮小，還可將晶片效能和功率分別提升8％與15％。

　李成宰在西門子EDA論壇發表主題演說時，概述BSPDN技術的優勢，這也是三星晶圓代工事業高層首度向外界說明其BSPDN技術的細節。

　BSPDN被稱為次世代晶圓代工技術，該技術將電軌置於矽晶圓的背面，用來消除電與訊號線的瓶頸，有效縮減晶片尺寸。

　全球晶圓代工廠競爭導入該先進製程，英特爾率先在今年將BSPDN應用到英特爾20A（即2奈米節點）製程。英特爾將自家BSPDN技術稱為「PowerVia」。

　另外，掌握全球62％晶圓市場的台積電，則是計劃在2026年底左右將BSPDN導入1.6奈米或以下製程。

　李成宰同時公布次世代環繞式閘極（GAA）製程的計畫及晶片效能。三星計劃在今年下半年量產基於第二代GAA技術（SF3）的3奈米晶片，並將GAA導入其2奈米製程。

　李成宰進一步指出，與第一代GAA製程生產的晶片相比，SF3可將晶片效能與功率分別提升30％與50％，同時將晶片尺寸縮小35％。